RFDE 2003C - Wireless Test Bench

RFDE 2003C Wireless Test Bench

Wireless Test Benchとは?

Wireless Test Bench (WTB) は、各無線規格に対応した信号源、測定、ポストプロセッシング・セットアップの集まりです。これらは公表された無線規格に対応しており、実行可能なシミュレーション・フローとしてパッケージ化されています。

RF Design Environment 2003Cでは、WTBは信号源、回路DUT、測定、規格で要求されるセットアップなどのRF検証に関連する全情報を含み、シームレスな検証環境を提供します。さらに、検証に必要な計測器へのリンクも含まれています。

WTB で可能なこと

高度に集積化されたRF/ミックスド・シグナル製品の検証には、大きなギャップが存在します。このギャップはコンセプトから実装まで、開発フローの全段階に存在します。しかし、従来のデザイン・ツールでは、コンセプトから実装までをカバーする包括的な検証機能が得られませんでした。

これに対して、RFDE 2003Cで提供されるWireless Test Bench（WTB）は、実際のデザイン・ハウスが必要とするニーズを理解し、回路/システム・デザイナが日常の作業で直面している問題を詳しく調査したうえで開発されました。そのため、WTBは以下のように、デザイナのさまざまなニーズに対応できます。

• 回路デザイナとシステム・デザイナは、共通のデザイン・プラットフォームを利用して､自然に情報を交換できるため、開発から検証までスムーズに行えます。
  • システム・デザイナはシステム要件をパラメータ化したテスト・ベンチとしてパッケージ化できます。そのパッケージには回路デザインのパフォーマンスやテストの合否レベルが含まれ､回路デザイナは好みのツールでパラメータ化された信号源や測定を使って、パフォーマンスをチューニング／検証できます。
• WTBは、無線LAN、3GPP、TD-SCDMAなどの複雑な無線規格にあったテスト・ベンチを作成できます。

検証のギャップを解消

従来のRFテストは、1dB圧縮ポイント、TOI、郡遅延などのディスクリート・トーンの指標だけに頼っていました。しかし今日の複雑な無線規格を検証するには、これらの指標は適切ではありません。規格で定義されているEVM、ACPR、BERなどの変調測定に基づいてデザインが機能することを確認する必要があります。

これらの規格では、固有の変調やフレーム構造に基づいた波形を作成する必要があります。また、パイロット/アイドル/アクティブな部分を持つバースト構造に基づいたテスト、複合波形の測定が要求されます。これらの測定は、さまざまなデータ・レートへの適合や、ビット・レベルの分解能が必要です。このため、完全に適合するパラメータ化された信号源や測定が必要になります。

例えば、あるデザインが従来の性能指標にすべて合格しても、無線規格の要件には不合格となる場合もあります。

ここで、802.11a OFDM信号の場合を考えてみましょう。この規格では、データは52個に分割されたサブキャリア上で変調されます。各サブキャリアの変調方式は、使用するデータ・レートによって変化します。54Mbpsの最高レートで伝送するには、各サブキャリアで64QAM変調を使用します。すべてのサブキャリアで良好なリニアリティを保証するには、89600 VSAテスト・システムなどを使用して平均EVM測定を行います。54Mbpsにおける最大許容EVMは5.6%です。

RFDE 2003CのWLANテスト・ベンチは、完全にパラメータ化された信号源、89600 VSAの測定、規格に準拠した全セットアップによってこの機能を提供します。回路デザイナの仕事は、このテスト・ベンチ上でデザインを検証するだけです。

下の2つの図は、テスト・ベンチのユーザ・インタフェースとWLAN EVMに関係するパラメータ、詳細なEVMシミュレーション結果を示しています。

Wireless Test Bench の解析セットアップ画面
図を拡大

Wireless Test Bench シミュレーション結果
図を拡大

計測器の接続

Wireless Test Benchは、Agilent計測器との接続機能により検証がさらに楽になります。

Wireless Test Bench の解析セットアップ画面: 計測器ダウンロード
図を拡大

テスト・ベンチのユーザ・インタフェースには、Signal to ESGというタブがあります。これはESG信号発生器へのダウンロードを選択するためのものです。DUTの出力をダウンロードして、シミュレーション結果を実際の測定によって検証できます。この計測器との接続により、回路デザイナはバーチャル検証を実際のハードウェアと比較できます。またはベンチ上の測定データを使用して、シミュレーションのためのモデルを作成することもできます。

システム・デザインと回路デザインのハンドシェイク

システム・デザインと回路デザインの間に自然なフローを確立することは、気の遠くなるような作業です。システム・レベルおよび回路レベルにおいて、デザインの調整、追加、最適化が常に行われています。したがって、システム・デザイナと回路デザイナは、互いのツールと緊密に一体化されたチャネルを通して、これらの変更をコミュニケートしなければなりません。

下に示したWTBのフロー図は、このようなハンドシェイクのプロセスを示しています。左側はシステム・デザイナのエリア（ADS Ptolemy）です。ここではデザインのパーティショニングやベースバンド/RFデザインの最適化が行われます。右側は回路デザイナのエリアです。ここではADSsimを使用して、新たなRFIC回路のデザイン、微調整、最適化が行われます。中央のWTBエリアには定義済みおよびカスタムのテスト・ベンチが存在し、両サイドから共有されます。

Wireless Test Bench デザインのフロー
図を拡大

初期の回路デザイン

ハンドシェイクの前に、システム・デザイナはAgilent Ptolemyでトップレベルのデザインを作成します。RF回路デザイナはRFDEを使用して、回路デザインを作成します。このような初期段階で、回路デザイナは回路図にある信号源や等式を参照します。WTBは、BERテスト・ベンチによるトランスミッタとレシーバの検証のために設計されていますが、無線信号源や測定式はトランスミッタのテスト用です。そのため、無線信号源にはトランスミッタのテストに関係するパラメータのみが含まれています。

下の図は、無線LAN信号源付きの回路デザインと、2つの異なるノードでのスペクトラム、無線LANバースト、EVMを示しています。

回路デザインとシミュレーション結果
図を拡大

WTB の内部構成

Wireless Test Benchでは、Cadenceのアナログ/RFを含むDSP/ベースバンド・シミュレーションなど、さまざまなシミュレーションが一体化されています。トランスミッタおよびレシーバのブロック・レベル全体のWTBには、RFおよびDSPレベルの信号源と測定が含まれています。下の図はWTBの構成全体を示しています。

構成全体: Wireless Test Bench
図を拡大

下に示すWTBのインタフェースにより、規格に対するWTBを回路DUTと接続できます。図ではWTB（左）とDUT（右）の部分が強調表示されています。また、DUTとWTBが何を表すかも示しています。上の図はシミュレーションを、下の図は回路図を示しています。

Wireless Test Bench のインタフェース
図を拡大

テスト・ベンチとDUTを接続したら、次に、信号源、測定、解析（シミュレーション）のためのパラメータを設定し、シミュレーションを開始します。

RFIC回路デザイン（DUT）のシミュレーションはADS Circuit Envelope、テスト・ベンチ（信号源と測定）のシミュレーションはAgilent Ptolemyエンジンで行います。Circuit Envelope解析では、大規模で複雑な回路に対してはAVM(Automatic Verification Modeling )やFast Cosimで補完します。これらのシミュレーションを使用して、100倍以上のスピードアップが実証されています。

定義済みテスト・ベンチ

無線規格には特別なテストが必要であるため、新しいリリースには数多くの定義済みテスト・ベンチが含まれています。RFDE 2003Cの定義済みテスト・ベンチは無線LAN、TDSCDMA、3GPPに対応しています。さらに、ADSを使用した新たなテスト・ベンチの作成とエクスポートも可能です。回路デザイナはこれらを使用してデザインをテスト／検証できます。

下の図は、RFDE 2003Cが提供する定義済みテスト・ベンチです。

RFDE 2003Cが提供する定義済みテスト・ベンチ
図を拡大

トランスミッタとレシーバの例

以下に、トランスミッタとレシーバの例を紹介します。

TDSCDMAダウンリンク・マルチキャリア・トランスミッタ

TDSCDMAダウンリンク・マルチキャリアは、3GPP規格R4に準拠したトランスミッタ・テストです。シミュレーションで使用するDUTは、プリアンプとして使用されるAgilent MGA-545P8のトランジスタ・レベルのモデルです。MGA-545P8は1～6GHzにおいて広帯域のP1dBを持ち、ドライバ・アンプとしても使用できます。このテスト・ベンチに含まれている測定として、CCDF（相補累積分布関数）があります。

このテスト・ベンチで使用されるTD-SCDMA信号モデルは、トランスミッタ・テスト用のAgilent Signal Studioソフトウェアと互換性があります。1、2、3マルチキャリアに対するCCDFシミュレーション曲線を下に示します。MGA-545P8の入/出力における平均、ピーク/平均パワー、キャリア数、チャネル数などの詳細なシミュレーション結果に注目してください。また、定義済みセットアップ部分としてのCCDFも示しています。同様のセットアップがエンベロープ、コンスタレーション、スペクトラム、EVM、BERにもあります。

1、2、3マルチキャリアのCCDF曲線
図を拡大

WLAN（ワイヤレスLAN） 隣接チャネル・レシーバ感度

ここではWLAN WTBを使用したLNA回路のテスト・プロセスが紹介されています。ここでも、MGA-545P8を使用して無線LANのPER/BERを測定します。MGA-545P8はE-pHEMT（Enhancement-mode pseudomorphic HighElectron Mobility Transistor）技術を使った最先端の0.5ミクロンのゲート長のデバイスで、低パワーと小型形状のためコンパクトな5～6GHz無線LANアプリケーションに適しています。ここでは、特に隣接チャネル漏洩電力の関数としてのBER/PER値を測定しました。

増幅器の回路デザインが完了したら、定義済みセットアップを使用して以下のステップを行いました。

• 規格（WLAN_802.11a）とテスト・ベンチ（隣接チャネル漏洩電力）の選択

• 信号源パラメータを以下のように設定
  
  802.11a Source Pwr = -62dBm 
  802.11a Source Signal BW = 20MHz 
  Adjacent Channel Power = Variable 
  Adjacent Channel Offset = 20MH
  
  このシミュレーションでは、信号源のデフォルト値を使用しました。

• 測定タイプとシミュレーションのタイム・ステップの選択
  
  TimeStep=1/(20*8) µsec, AVMオプションをオン

• -50から-70dBmの範囲で隣接チャネル漏洩電力を掃引してシミュレーションを行いました。

このシミュレーションには､HPワークステーションを使用し､BER/PERポイント毎のシミュレーション時間は10分以下でした。問題の（回路）サイズ（ハーモニック・バランスの式の数）は483でした。下の図は、隣接チャネル漏洩電力の関数としてのBERおよびPERの結果を示しています。この曲線と無線LAN信号の要件から、システム・レベルの性能を改善することができます。他のモジュールの追加によってデザイン・サイズが増加した場合も、このプロセスを繰り返すことができます。

BER/PER シミュレーションの結果
図を拡大

まとめ

今日のRF/アナログ・ミックスド・シグナルICのデザイナは、タイム・ドメインと周波数ドメインのシミュレーションを、1つの環境内で行えることを要求しています。これまで述べたように、十分なデザインと解析を行うには、タイム・ドメインのシミュレーションと周波数ドメインのシミュレーションが必要です。RFDEは周波数ベースのシミュレーションを、Cadenceデザイン環境内から提供しています。