Genesys 제품 - PLL Synthesis 모듈

Worldwide	Japan	Taiwan	China	Russia

Genesys PLL Synthesis는 작업에 적합하지 않은 범용 시뮬레이터아 라이브러리 없이도 아날로그 PLL을 빠르게 분석하고 다양한 RF 보드 어플레케이션용 루프 필터를 합성하는 기능을 제공합니다.

Genesys PLL Synthesis는 아날로그 PLL 설계 작업의 범용 회로 및 시스템 설계 효율을 증가시킵니다. 이는 루프 성능 분석 작업과 PLL 실현에 필요한 루프 필터를 합성하는 작업용으로 최적화된 자체 알고리즘과 시뮬레이터가 내장된 통합형 응용 프로그램입니다. Spice, 고조파 평형, 선형 시뮬레이터, 스프레드시트 및 기타 범용 툴과 달리, PLL Synthesis는 빠르며 아날로그 PLL 설계용으로 최적화되어 있습니다.

PLL Synthesis는 다음을 고려합니다

• 위상 노이즈 중지점, 로드된 Q, 임피던스, 전력 수준을 포함한 레퍼런스 소스 특징
• 네 가지 유형의 위상 감지기 및 해당 특성(위상/주파수 감지기, 충전 펌프, 믹서, XOR)
• 다양한 통합자 및 추가적인 루프 필터와 해당 특성
• 사용자 정의 튜닝 테이블 및 위상 노이즈를 포함한 VCO 특성
• 블록 다이어그램에 사용될 수도 있는 OP 앰프의 노이즈 및 비이상(non-idealities)

PLL Synthesis는 다음 분석 기능을 수행합니다

• 주파수 응답
• 안정성을 확인하기 위한 과도 전류 응답
• 위상 노이즈 성능
• 마커가 있는 응답 플롯 및 긴 트레이스를 위한 창 스크롤
• PLL 블록 다이어그램의 그래픽 보기(자세한 텍스트 요약 정보 포함)

PLL Synthesis는 다음 합성 기능을 수행합니다

• 다양한 토폴로지 및 루프 차수에 대한 루프 필터 합성
• 설계 프로세스를 안내하는 5개의 설치 마법사
• 주파수 합성기
• 위상 변조기
• 주파수 변조기
• 위상 복조기
• 주파수 복조기

Genesys PLL Synthesis 사용 방법

• W1509L Genesys PLL Synthesis 모듈은 현재 사용 중인 모든 Genesys 환경 또는 라이센스 키에 쉽게 추가할 수 있습니다.
• Windows Vista 또는 64비트 운영 체제에서는 아직 이 모듈이 지원되지 않습니다. 이제 이 모듈은 "Eagleware" 및 "ADS-style" 라이센스에 대해 노드락 및 플로팅 라이센스를 지원하며 평가판 라이센스(Genesys 2007.03 SP1 이후)도 지원합니다.
• PLL Synthesis는 Designer Pro 및 Integrated 번들에 포함되어 있습니다.
• Genesys Synthesis for ADS 및 RF Architect for ADS 번들.
• PLL Synthesis는 귀사에서 이미 보유하고 있을 수 있는 여러 가지 이전 Genesys 구성 (W1403, W1404, W1405, W1406, W1412, W1413, W1414)에도 포함되어 있습니다. 자세한 내용은 번들 뷰어를 참조하십시오.

Genesys PLL Synthesis에는 다른 Genesys 모듈과의 중요한 상호 작용이 없습니다. PLL Synthesis는 Windows "시작" 메뉴에서 직접 액세스합니다.

온라인 데모 및 자습서

• PLL 살펴보기, 2003년 3월