| Description |
ADS先進設計系統提供高頻系統和電路設計所需的電子設計自動化（EDA）軟體。
|
RFDE射頻設計環境將安捷倫的頻域模擬技術和無線系統驗證能力，整合到Cadence設計流程，以執行有效的大型RF/混合信號IC設計。
|
IC-CAP（積體電路特性描述與分析程式）為目前的半導體元件模擬，提供了強大的特性描述與分析能力。
|
| Key Features |
包含事先設定的測試設定之元件庫，以及一些重要的通訊標準之設計程式庫。
線性、非線性（harmonic balance）、暫態、時域（電路波封）、EM和同步資料流程（Agilent Ptolemy）模擬器，能完整分析及描述設計和系統的特性。
Verilog-A Compiler提供模擬Verilog-A模型的能力，模擬的時間跟模擬內建模型的差不多。
最佳化與統計設計，可提升設計效能及製造良率。
彈性、強大的資料顯示與後處理能力，可讓您瞭解設計的內部細節、進行比較及記錄設計。
支援實體驗證的軟體和儀器連結，讓您即使在系統各個部份尚未全部完成之前也能進行驗證。
整合線路圖的實體佈局、完全整合的設計規則檢查（DRC）、以及artwork轉換器，有助於從設計順利移轉到製造階段。
DesignGuides提供簡單但完整的設定、模擬與資料顯示。
技術支援及線上和課堂教育訓練，可提升個人與團隊的生產力。
|
提供頻域和混合領域模擬技術，包括harmonic balance、電路波封及迴旋模擬。
最佳化與統計設計。
各種元件、系統和行為特性模型。
強大而彈性的資料顯示與後處理能力。
Wireless Test Benches可驗證具備不同基頻結構的Cadence RF電路的線路圖。
使用RFDE Momentum來產生準確的EM模型。
Verilog-A Compiler提供模擬Verilog-A模型的能力，模擬的時間跟模擬內建模型的差不多。
整合Cadence設計流程和模擬使用者介面。
|
在開放的元件模擬軟體環境中，針對重要的工業標準模型進行完整的直流與RF參數萃取。
模型自訂能力可提升特殊應用的品質與準確度：高速數位、低功率、類比、RF與微波。
透過優化完成完美的模型。
操作容易的Windows使用者介面。
彈性的資料處理能力。
適合各種儀器和模擬器使用的開放式介面，可直接連結到ADS先進設計系統。
獨特的統計邊界（statistical boundary）模型，可用於模擬實際的最壞情況（worst-case）。
全球的教育訓練與支援服務。
|
