Agilent EEsof EDA – 제품 개요

ADS(Advanced Design System)는 고주파 시스템 및 회로 설계용 EDA(Electronic Design Automation) 소프트웨어를 제공합니다.

RFDE(RF Design Environment)는 효율적인 대규모 RF/혼합 신호 IC 설계를 위해 애질런트의 주파수 영역 시뮬레이션 기술 및 무선 시스템 검증 기술을 Cadence 설계 흐름에 통합시켰습니다.

IC-CAP(Integrated Circuit Characterization and Analysis Program)는 오늘날의 반도체 디바이스 모델링을 위한 강력한 특성분석 및 분석 기능을 제공하니다.

주요 통신 표준에 대해 사전 구성된 테스트 셋업 및 설계 라이브러리를 포함한 부품 및 디바이스 라이브러리.

설계 및 시스템의 완전한 분석 및 특성분석을 위한 선형, 비선형(고조파 균형), transient, Circuit Envelope(회로 포락선), EM 및 Synchronous Data Flow(Agilent Ptolemy) 시뮬레이터.

Verilog-A Compiler를 사용하면 내장 모델과 비슷한 시간으로 Verilog-A 모델을 시뮬레이션할 수 있습니다.

설계 성능을 향상시키고 생산 수율을 높이기 위한 최적화 및 통계적 설계.

설계 파악, 비교 및 설계 문서화를 위한 유연하고 강력한 데이터 디스플레이 및 사후 처리.

심지어 시스템의 모든 부품을 만들기 전에 물리적 검증 작업을 지원하는 소프트웨어 및 계측기 링크.

회로도와 통합된 물리적 레이아웃, 완전 통합 DRC(Design Rule Checking), 아트워크 변환기가 제조로 전환하는 것을 지원합니다.

쉽고 완전한 셋업, 시뮬레이션 및 데이터 표시를 위한 DesignGuides.

개인 및 그룹의 생산성을 극대화하기 위한 기술 지원 및 온라인/강의실 교육.

페이지 맨 위로 »

Harmonic Balance, Circuit Envelope, Convolution 시뮬레이션을 포함한 주파수 영역 및 혼합 영역 시뮬레이션 기술.

최적화 및 통계적 설계.

광범위한 디바이스, 시스템 및 동작 모델.

강력하고 유연한 데이터 표시 및 사후 처리.

다양한 베이스밴드 아키텍처로 Cadence 기반 RF 회로의 회로도를 검증하는 Wireless Test Benches.

RFDE Momentum을 사용한 정확한 EM 기반 모델 생성.

Verilog-A Compiler를 사용하면 내장 모델과 비슷한 시뮬레이션 시간으로 Verilog-A 모델을 시뮬레이션할 수 있습니다.

Cadence 설계 흐름 및 시뮬레이션 사용자 인터페이스와 통합.

페이지 맨 위로 »

개방형 디바이스 모델링 소프트웨어 환경에서 주요 업계 표준 모델에 대한 완전한 DC 및 RF 파라미터 추출.

고속 디지털, 저전력, 아날로그, RF 및 마이크로웨이브와 같은 특정 어플리케이션의 품질 및 정확도를 향상시키기 위한 모델 맞춤화.

완성된 모델에 가장 잘 맞도록 하는 최적화.

사용이 용이한 Windows 스타일의 사용자 인터페이스.

유연한 데이터 처리.

ADS에 대한 직접 링크와 함께 계측기 및 시뮬레이터에 대한 개방형 인터페이스.

실제적인 최악의 경우(worst-case) 모델링을 위한 고유한 통계적 경계 모델.

전세계 교육 및 지원.

페이지 맨 위로 »